Სარჩევი:

UART– ის დიზაინი VHDL– ში: 5 ნაბიჯი
UART– ის დიზაინი VHDL– ში: 5 ნაბიჯი

ვიდეო: UART– ის დიზაინი VHDL– ში: 5 ნაბიჯი

ვიდეო: UART– ის დიზაინი VHDL– ში: 5 ნაბიჯი
ვიდეო: BigTreeTech - Manta - M8P - Basics 2024, ნოემბერი
Anonim
UART- ის დიზაინი VHDL– ში
UART- ის დიზაინი VHDL– ში

UART ნიშნავს უნივერსალურ ასინქრონული მიმღების გადამცემს. ეს არის ყველაზე პოპულარული და მარტივი სერიული საკომუნიკაციო პროტოკოლი. ამ ინსტრუქციურად თქვენ შეისწავლით თუ როგორ უნდა შეიმუშაოთ UART მოდული VHDL– ში.

ნაბიჯი 1: რა არის UART?

სხვადასხვა პერიფერიულ მოწყობილობებთან კომუნიკაციისთვის, პროცესორები ან კონტროლერები ჩვეულებრივ იყენებენ UART კომუნიკაციას. ეს არის მარტივი და სწრაფი სერიული კომუნიკაცია. ვინაიდან UART არის მინიმალური მოთხოვნა თითქმის ყველა პროცესორში, ისინი, როგორც წესი, შექმნილია როგორც რბილი IP ბირთვები VHDL- ში ან Verilog– ში ხელახლა გამოყენებადობისა და ინტეგრაციის სიმარტივისათვის.

ნაბიჯი 2: სპეციფიკაციები

შემუშავებული UART- ის სპეციფიკაციები მოცემულია ქვემოთ:

* სტანდარტული UART სიგნალები.

* კონფიგურირებადი ბაუდის მაჩვენებელი 600-115200-დან.

* შერჩევა = 8x @მიმღები

* FPGA დადასტურებული დიზაინი - Xilinx Artix 7 დაფაზე.

* დატესტილია UART პერიფერიულ მოწყობილობებზე, ჰიპერტერმინალი წარმატებით - ყველა ბაუდრატი

ნაბიჯი 3: დიზაინის მიდგომა

  1. ჩვენ შევქმნით 3 მოდულს, რომელსაც მოგვიანებით გავაერთიანებთ UART– ის დასასრულებლად.

    • გადამცემი მოდული: ზრუნავს სერიული მონაცემების გადაცემაზე
    • მიმღების მოდული: ზრუნავს სერიული მონაცემების მიღებაზე
    • ბაუდის გენერატორი მოდული: ზრუნავს ბაუდის თაობაზე.
  2. Baud გენერატორის მოდული არის დინამიურად კონფიგურირებადი. ის წარმოქმნის ორ საათს ძირითადი საათიდან, სასურველი სიჩქარის შესაბამისად. ერთი გადამცემი, მეორე მიმღები.
  3. მიმღების მოდული იყენებს შერჩევის მაჩვენებელს 8x, რათა შეამციროს დაშვების შეცდომის ალბათობა, ანუ მიმღების ბაუდის საათი არის 8x გადამცემი ბაუდის საათი.
  4. კონტროლის სიგნალები გადაცემის და მიღების გასაკონტროლებლად, ასევე სიგნალის შეწყვეტის მიზნით.
  5. სტანდარტული UART სერიული ინტერფეისი პარიტეტული ბიტის გარეშე, ერთი გაჩერების და დაწყების ბიტი, 8 მონაცემთა ბიტი.
  6. პარალელური ინტერფეისი მასპინძელთან, ანუ პროცესორთან ან კონტროლერთან კომუნიკაციისთვის, რომელიც კვებავს და იღებს პარალელურ მონაცემებს UART– დან და მისგან.

ნაბიჯი 4: სიმულაციის შედეგები

სიმულაციის შედეგები
სიმულაციის შედეგები

ნაბიჯი 5: თანდართული ფაილები

* UART გადამცემი მოდული -vhd ფაილი

* UART მიმღების მოდული - vhd ფაილი

* Baud გენერატორის მოდული - vhd ფაილი

* UART მოდული - მთავარი მოდული, რომელიც აერთიანებს ზემოთ აღნიშნულ მოდულებს - vhd ფაილი

* UART IP Core– ის სრული დოკუმენტაცია - pdf

ნებისმიერი შეკითხვისთვის, გთხოვთ დამიკავშირდეთ:

მიტუ რაჯი

გამომყევი:

შეკითხვისთვის დაუკავშირდით: [email protected]

გირჩევთ: