Სარჩევი:

კორდიკული ალგორითმი VHDL– ის გამოყენებით: 4 ნაბიჯი
კორდიკული ალგორითმი VHDL– ის გამოყენებით: 4 ნაბიჯი

ვიდეო: კორდიკული ალგორითმი VHDL– ის გამოყენებით: 4 ნაბიჯი

ვიდეო: კორდიკული ალგორითმი VHDL– ის გამოყენებით: 4 ნაბიჯი
ვიდეო: Fun with Music and Programming by Connor Harris and Stephen Krewson 2024, ნოემბერი
Anonim

ავტორის მიერ

სინქრონული FIFO, LIFO/დასტის დიზაინი Verilog– ში
სინქრონული FIFO, LIFO/დასტის დიზაინი Verilog– ში
სინქრონული FIFO, LIFO/დასტის დიზაინი Verilog– ში
სინქრონული FIFO, LIFO/დასტის დიზაინი Verilog– ში
ვიდეო ინტერფეისი FPGA– ს გამოყენებით VGA
ვიდეო ინტერფეისი FPGA– ს გამოყენებით VGA
ვიდეო ინტერფეისი FPGA– ს გამოყენებით VGA
ვიდეო ინტერფეისი FPGA– ს გამოყენებით VGA
სინქრონიზატორები, საათის დომენის გადაკვეთა, საათის გენერატორები, კიდეების დეტექტორები, ბევრად მეტი - არსებითი შეცვლის სქემები
სინქრონიზატორები, საათის დომენის გადაკვეთა, საათის გენერატორები, კიდეების დეტექტორები, ბევრად მეტი - არსებითი შეცვლის სქემები
სინქრონიზატორები, საათის დომენის გადაკვეთა, საათის გენერატორები, კიდეების დეტექტორები, ბევრად მეტი - არსებითი შეცვლის სქემები
სინქრონიზატორები, საათის დომენის გადაკვეთა, საათის გენერატორები, კიდეების დეტექტორები, ბევრად მეტი - არსებითი შეცვლის სქემები

შესახებ: მიტუ რაჯი - უბრალოდ ჰობი და შემსწავლელი - ჩიპების შემქმნელი - პროგრამული უზრუნველყოფის შემქმნელი - ფიზიკა და მათემატიკის ენთუზიასტი მეტი AmCoder- ის შესახებ »

## ეს არის ყველაზე დაწკაპუნებული, ყველაზე პოპულარული ბმული Google– ში CORDIC ALGORITHM– ის VHDL დანერგვისთვის სინუსური და კოსინუსური ტალღის შესაქმნელად ## ამჟამად ბევრი აპარატურა ეფექტური ალგორითმი არსებობს, მაგრამ ეს არ არის კარგად ცნობილი პროგრამული სისტემების დომინირების გამო მრავალი წელი CORDIC არის ისეთი ალგორითმი, რომელიც სხვა არაფერია თუ არა ცვლისა და ლოგიკის დამატება, რომელიც გამოიყენება მრავალი ფუნქციის გამოსათვლელად, მათ შორის გარკვეული ტრიგონომეტრიული, ჰიპერბოლური, ხაზოვანი და ლოგარითმული ფუნქციები. ეს არის ალგორითმი, რომელიც გამოიყენება გამომთვლელებში და ა.შ. ამრიგად, უბრალო გადამრთველებისა და დამატებების გამოყენებით ჩვენ შეგვიძლია შევქმნათ აპარატურა ნაკლები სირთულის, მაგრამ DSP- ის სიმძლავრის კარდიული ალგორითმის გამოყენებით. ამრიგად, ის შეიძლება შეიქმნას როგორც შიშველი RTL დიზაინი VHDL- ში ან Verilog– ში ყოველგვარი გამოყოფილი მცურავი ერთეულის ან მათემატიკური რთული IP– ების გამოყენების გარეშე.

ნაბიჯი 1: VHDL და Modelsim

აქ კორდიული ალგორითმი ხორციელდება VHDL– ის გამოყენებით სინუსური ტალღისა და ტალღის შესაქმნელად. მას შეუძლია დიდი სიზუსტით გამოუშვას შეყვანის კუთხის სინუსი და კოსინუსი. კოდი სინთეზირდება FPGA– ზე. Modelsim გამოიყენება დიზაინისა და საცდელი სკამის სიმულაციისთვის.

ნაბიჯი 2: VHDL კოდი დიზაინისა და საცდელი სკამისთვის

VHDL კოდი დიზაინისა და საცდელი სკამისთვის
VHDL კოდი დიზაინისა და საცდელი სკამისთვის

ორობითი სკალირების ტექნიკა გამოიყენება მცურავი წერტილების რიცხვების გამოსახატავად.

გთხოვთ გაიაროთ თანდართული დოკუმენტები კოდამდე.

გადადით კორდიკულ_ვ4.ვჰდის იმიტირებაზე - დიზაინი - შეყვანის კუთხეა 32 ბიტი + ნიშანი ბიტი; მას შეუძლია ნებისმიერი კუთხის დამუშავება 0-დან +/- 360 გრადუსამდე შეყვანის სიზუსტით 0.000000000233 გრადუსი. შეყვანისას -> MSB არის ნიშანი ბიტი და დანარჩენი 32 ბიტი ასახავს სიდიდეს. -დიზაინის გამომუშავება არის მისი სინუსური და cos მნიშვნელობა 16 ბიტი + ნიშანი ბიტი. სიზუსტით 0.00001526. გთხოვთ გაითვალისწინოთ, რომ გამომავალი ნაჩვენებია 2 -ის კომპლიმენტის სახით, თუ შესაბამისი სინუსის ან კოსმოსის მნიშვნელობა უარყოფითია. Testb.vhd სიმულაცია - დიზაინის საცდელი დიზაინი (1) შეყვანის კუთხეები და გაყვანის გადატვირთვა = '0'. სიმულაციის ორი ნაბიჯის შემდეგ გადააყენეთ გადატვირთვა '1' და "გაუშვით ყველა". (2) სიმულაციის ფანჯარაში დააყენეთ ცოდვისა და სამყაროს სიგნალების რადიკალური ათწილადი და ფორმატი> ანალოგი (ავტომატური). (3) გაადიდეთ ტალღის ფორმის სანახავად სათანადოდ.

ნაბიჯი 3: თანდართული ფაილები

(1) cordic_v4.vhd - დიზაინი. (2) testb.vhd - სატესტო სკამი დიზაინისთვის.

(3) დოკუმენტი, თუ როგორ უნდა აიძულოს კუთხის შეყვანა და გარდაქმნას ორობითი შედეგები.

განახლება: ეს ფაილები არის აბსოლუტური და აღარ არის მოწოდებული. გთხოვთ გამოიყენოთ ფაილები შემდეგი ნაბიჯისგან

ნაბიჯი 4: მინი -კორდიკული IP ბირთვი - 16 ბიტიანი

ზემოაღნიშნული განხორციელების შეზღუდვა არის ნელი, საათის დაბალი სიხშირე, ერთი საათის ციკლში გამოთვლების გამო. მინი-კორდიკული IP ბირთვი- 16 ბიტიანი

- კრიტიკული გზები გადანაწილებულია მრავალ ციკლზე მუშაობის გასაუმჯობესებლად.- უფრო სწრაფად- FPGA დადასტურებული დიზაინი სინთეზირებულია 100 Mhz საათამდე.- მეტი ფართობი ოპტიმიზირებულია HDL– ში, მცირე აპარატურაში.- დატვირთვისა და შესრულების სტატუსის სიგნალები დაემატა. წინა. Testbench:

სრულად ავტომატიზირებულია 0 -დან 360 გრადუსამდე კუთხის შეყვანისთვის

თანდართული ფაილები: 1) მინი კორდიკული ძირითადი vhdl ფაილი 2) მინი კორდიკული საცდელი სკამი 3) მინი კორდიკული IP ძირითადი სახელმძღვანელო 4) დოკუმენტი, თუ როგორ უნდა აიძულოს კუთხეები და გარდაქმნას შედეგები

ნებისმიერი შეკითხვისთვის, გთხოვთ დამიკავშირდეთ:

მიტუ რაჯი

გამომყევი:

ფოსტა: [email protected]

### სულ ჩამოტვირთვები: 325 01-05-2021 წლამდე ###

### კოდი ბოლოს რედაქტირებულია: ივლისი-07-2020 ###

გირჩევთ: